회사/산업 · SK하이닉스 / 공정기술
Q. SK하이닉스 NAND metal 공정에서의 문제점
SK하이닉스의 NAND의 층수가 높아짐에 따라 같이 커지는 저항을 줄이기 위해 metal을 두껍게 사용해야 하는 것으로 알고 있습니다. 이에 따라 생기는 metal 공정에서의 문제점들이 어떤 것들이 있나요?
2025.12.02
답변 4
채택스포스코코전무 ∙ 채택률 79%채택된 답변
안녕하세요. 멘티님. 반갑습니다. NAND 플래시의 층수가 늘어나면서 메탈 층 두께도 함께 증가하는 것은 맞습니다. 두꺼운 메탈을 사용하면 저항을 줄일 수 있지만 그만큼 공정상의 어려움도 커집니다. 우선, 두꺼운 메탈을 증착할 때 균일한 두께 조절이 어렵고, 이로 인해 표면 평탄도가 떨어질 수 있습니다. 평탄성 불량은 이후 공정에서 패턴 형성 오류를 유발할 위험이 큽니다. 또한, 두꺼운 메탈은 응력 문제도 가져오는데 필름 응력으로 인해 박리가 생기거나 변형이 발생할 수 있습니다. 이는 신뢰성 저하로 이어질 확률이 높으니 꼼꼼한 관리가 필요합니다. 또 하나 중요한 점은 에칭 과정의 난이도 증가입니다. 메탈이 두꺼워지면 에칭 시간이 길어지고, 이 과정에서 에칭 균일성과 패턴 해상도를 유지하는 게 까다로워집니다. 특히 세밀한 패턴 형성 시 번짐이나 잔해물이 발생할 위험이 커져 공정 수율에 부정적 영향을 줄 수 있습니다. 그래서 SK하이닉스도 이런 문제를 완화하고자 공정 조건 최적화와 소재 연구에 상당한 노력을 기울이고 있으니 메탈 두께 설계와 공정 관리에 대해 심도 있게 파악해보시면 도움이 될 것입니다. 한번 이 부분에 대해 더 알아보시구요. 도전해보시면 좋겠습니다. 모쪼록 도움이 되셨다면 채택부탁드립니다. 감사합니다.
프로답변러YTN코부사장 ∙ 채택률 86%채택된 답변
멘티님, 층수 증가로 인한 저항 보완을 위해 금속 두께·폭을 키우면 RC는 줄일 수 있지만, 3D NAND 구조 특성상 금속 증착·패터닝 단계에서 공정 난이도와 결함 위험이 확 튀어 오르는 게 가장 큰 문제입니다. 첫째, 초고종횡비(HAR) 구조 안쪽까지 금속을 두껍게 채우다 보면 스텝 커버리지 불량으로 빈틈(보이드)·목좁음이 생기기 쉬워 실제로는 국부 저항·개방 불량이 늘어나고, 이를 잡기 위해 ALD·고급 전해도금 등을 쓰면서 공정 시간이 길어지고 CoO가 증가합니다. 둘째, 두꺼운 금속과 하드마스크·배리어 때문에 식각·CMP가 어려워져 패턴 왜곡·오버/언더에칭·층간 단락이 늘고, 고종횡비 채널·계단과 맞물리면 층 휘어짐(tier bending)·string collapse 같은 기계적 스트레스 이슈까지 같이 심해집니다. 셋째, 금속 단면이 커지면서 열·전기적 스트레스 분포가 바뀌어 일렉트로마이그레이션·스트레스 마이그레이션 같은 장기 신뢰성 문제의 양상이 달라지고, 이를 보완하려고 새로운 저저항 금속·배리어 재료를 도입하면 초기 수율 튜닝이 매우 어렵습니다. 종합하면 SK하이닉스도 금속을 마냥 두껍게만 가져가진 못하고, 층 분할(string stacking), 저저항 금속·배선 구조 개발, COA(배선 길이 단축) 같은 설계·공정 복합 솔루션으로 저항·RC를 줄이면서 공정성·신뢰성을 동시에 맞추는 쪽으로 가고 있다고 이해하면 정확합니다, 채택부탁드리며 파이팅입니다!
분홍케어베어인텔코리아코차장 ∙ 채택률 67%채택된 답변
안녕하세요 하이닉스 재직 및 삼성전자 합격경험이 있는 멘토입니다. 먼저 한정된 영역안에서 메탈이 두꺼워진다면 메탈사이의 거리가 줄어들게 됩니다. 그럼 간섭이나 noise가 증가하는 문제가 발생할 수 있습니다. 공정 이란게 완전히 수직 수평으로 깎을 수는 없고 오차도 있을텐데 그 오차를 더 주의해야하는 문제가 있을 것 같네요. 두번째로는 metal 증착의 시간이 더 걸리게 될거고, 일단 공정의 시간이 많이 걸린고 스텝이 늘어난다는거 자체가 리스크입니다. 많은 공정, 오랜 공정은 공정의 불량 확률을 증가시키니까요.
- PPRO액티브현대트랜시스코상무 ∙ 채택률 100%
조언 답변에 앞서 채택한번 미리 부탁드립니다! NAND 적층 수가 증가하면서 셀 하부까지 전류를 안정적으로 전달하기 위해 메탈을 두껍게 형성하면 여러 공정적 부담이 함께 커집니다. 먼저 증착 단계에서는 고종횡비 구조 내 충진성이 가장 큰 문제가 되는데, 메탈 두께가 증가할수록 void나 seam 결함 발생 가능성이 높아지고, 이를 방지하기 위한 증착 조건 최적화가 매우 까다로워집니다. 이후 CMP 공정에서는 제거해야 할 메탈량이 많아지면서 연마 시간 증가, dishing 및 erosion 불량이 발생하기 쉬워지고, 이는 저항 편차와 수율 저하로 이어질 수 있습니다. 또한 두꺼운 메탈은 열응력과 잔류응력이 커져 박막 박리나 균열 위험을 높이며, 미세 패턴에서는 라인 저항·신뢰성 문제도 동반됩니다. 결과적으로 메탈 두께 증가는 단순한 저항 개선을 넘어, 증착·CMP·신뢰성 전반에서 공정 난이도를 크게 높이는 요인으로 작용합니다.
함께 읽은 질문
Q. 전기정보공학과 방학때 할일
안녕하세요 서울과기대 전기정보공학과 재학중이고 학점은 3.8정도입니다. 학사로 반도체 공정기술쪽 취업 희망하는데 이번 여름방학때 어떤 활동을 하면 좋을까요?
Q. spin coating 관련 질문입니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. Sk하이닉스 양산기술 기반기술
국숭세단 반도체 랩실 석사로 팹에서 반도체 소자 제작 후 성능을 측정하는 연구중입니다 PVD(이빔)와 노광 장비를 주로 사용하여 공정조건 최적화 경험도 있습니다. 가끔 SEM 분석을 맡기곤 하고 직접 사용도 가능하지만 잘 사용한 적은 없습니다. 사실 저는 기반 기술 직무를 희망하는데(양기보다 낮은 업무강도라고 들어서) 직무 관련해서 핏한 소재가 없어 티오가많고 핏한 양산기술 직무와 고민 중에 있습니다. 질문 드립니다. 합격 자소서를 보면 굳이 SEM 과 같은 경험 없이도 합격 사례가 있던데 석사의 경우엔 공정 최적화와 같은 경험을 기반기술 자소서 소재로 사용하면 마이너스가 될까요? AFM 계측 장비 사용 경험이나 XRD 사용 경험은 있는데 이런 장비로 어필해도 핏한 양기에 비해서는 기반기술 지원이 어려울까요? 첫 지원 시 핏하지 않아도 희망하는 직무를 선택할지 입사를 목표로 지원해야할지 고민입니다. 조언부탁드립니다. 기반기술이 양기에 비해 학벌,학점이 더 높은지도 궁금합니다
궁금증이 남았나요?
빠르게 질문하세요.

